मेसेज भेजें

समाचार

January 10, 2021

सिस्टम-ऑन-चिप (SoC) जटिल डिज़ाइन विकल्प: RISC-V और SoC डिज़ाइन प्लेटफ़ॉर्म

डॉ। जियानिंग पेंग ने झेजियांग विश्वविद्यालय से स्नातक की उपाधि प्राप्त की और वर्तमान में झिनलाई प्रौद्योगिकी के कार्यकारी अध्यक्ष हैं।वह RISC-V प्रोसेसर और अन्य संबंधित उत्पादों के अनुसंधान और विकास और बाजार प्रबंधन के लिए मुख्य रूप से जिम्मेदार है।उसके पास कई वर्षों के प्रोसेसर डिजाइन से संबंधित कार्य अनुभव है।वह Synopsys ARC प्रोसेसर की वरिष्ठ R & D प्रबंधक हुआ करती थी और ARC चाइना R & D केंद्र की स्थापना की, और Marvel ARM CPU विभाग के R & D प्रबंधक।

1. SoC डिजाइन योजना बनाते समय विचार करने के लिए मुख्य कारक क्या हैं

सीपीयू आईपी आपूर्तिकर्ता के रूप में, हमने विभिन्न ग्राहकों से देखा है कि वे मुख्य रूप से SoC डिजाइन प्लानिंग करते समय निम्नलिखित मुख्य कारकों पर विचार करते हैं:

● उत्पाद परिभाषा और प्रमुख तकनीकी संकेतक: सामान्य ग्राहकों ने लक्षित बाजारों और एप्लिकेशन परिदृश्यों को लक्षित किया है, इसलिए प्रारंभिक उत्पाद परिभाषाएं अपेक्षाकृत स्पष्ट हैं, जैसे सीपीयू प्रदर्शन (आवृत्ति, डीएमआईपीएस / कोरमार्क और अन्य बुनियादी परीक्षण स्कोर) स्पष्ट स्कोप आवश्यकताएं, सूची होगी अन्य परिधीय आईपी की आवश्यकता है, और आवृत्ति, क्षेत्र और समग्र चिप की बिजली की खपत।

● हार्डवेयर विशेषताओं और समग्र वास्तुकला: एक बार उत्पाद की परिभाषा निर्धारित होने के बाद, अगला कदम सॉफ्टवेयर और हार्डवेयर कार्यों को विभाजित करना, हार्डवेयर मॉड्यूल विशेषताओं और समग्र SoC वास्तुकला (मुख्य बस संरचना) का निर्धारण करना है।विशिष्ट अनुप्रयोगों और एल्गोरिथ्म मूल्यांकन के माध्यम से संपूर्ण एसओसी वास्तुकला का निर्धारण करें, जिसमें बस संरचना, मास्टर / स्लेव की संख्या और कनेक्शन, भंडारण संरचना और प्रमुख आईपी मॉड्यूल की विशिष्ट विशेषताएं शामिल हैं।एक उदाहरण के रूप में सीपीयू को लें, क्या आपको डीएसपी और एफपीयू जैसी प्रसंस्करण इकाइयों की आवश्यकता है;भंडारण संरचना (ICache / DCache, ऑन-चिप इंस्ट्रक्शन कसकर SRAM युग्मित, ऑन-चिप डेटा कसकर युग्मित SRAM) और क्षमता, और आवश्यक सिस्टम बस संरचना।

● सॉफ्टवेयर पारिस्थितिकी और उपयोगकर्ता की आदतें: सॉफ्टवेयर पारिस्थितिकी और उपयोगकर्ता की आदतें अदृश्य और अमूर्त हैं, लेकिन वे SoC डिजाइन के लिए आवश्यक हैं।सॉफ्टवेयर डेवलपमेंट एनवायरनमेंट (IDE, SDK, आदि), बेसिक टूल चेन (कंपाइलर, डीबगर, इत्यादि), ऑपरेटिंग सिस्टम सपोर्ट ... ये सभी चिप टर्मिनल ग्राहकों के सॉफ्टवेयर डेवलपमेंट की दक्षता और आदतों से संबंधित हैं।

● समय, श्रमशक्ति और पूंजीगत लागतों की व्यापक लागत प्रभावशीलता: वाणिज्यिक ग्राहकों की सफलता के लिए उच्च लागत प्रभावशीलता एक आवश्यक शर्त है।हर कोई कम से कम समय में और जनशक्ति की कम से कम राशि के साथ SoC सॉफ्टवेयर और हार्डवेयर के डिजाइन और सत्यापन को पूरा करने की उम्मीद करता है।बेशक, उन्हें यह भी उम्मीद है कि आईपी लागत, बाद के टेपआउट, पैकेजिंग और परीक्षण लागत सबसे उचित मूल्य हैं।

बेशक, प्रत्येक ग्राहक के लिए इन कारकों की प्राथमिकता या वजन अलग-अलग होगा।2 साल पहले अपनी स्थापना के बाद से, Xinlai Technology ने RISC-V की चीन में लैंडिंग देखी है।शुरुआत में, उभरते हुए RISC-V के लिए, अधिकांश SoC डिज़ाइन कंपनियों ने सॉफ़्टवेयर पारिस्थितिकी और उपयोगकर्ता की आदतों के कारण प्रतीक्षा-और-देखने का दृष्टिकोण रखा।आरआईएससी-वी के पूरे सॉफ्टवेयर और हार्डवेयर पारिस्थितिकी तंत्र के जोरदार विकास के साथ, अब हम देखते हैं कि अधिक से अधिक ग्राहक लागत-प्रभावशीलता, विभेदित उत्पाद परिभाषाओं और लचीले मापनीयता के लाभों के कारण आरआईएससी-वी का चयन करना शुरू करते हैं।

2. प्रोसेसर कोर आईपी का चयन करते समय वर्तमान मुख्य धारा SoC पर आधारित मुख्य मानदंड क्या हैं?विभेदित डिजाइन कैसे प्राप्त करें?

SoC डिज़ाइन के दौरान प्रोसेसर IP के चयन के लिए वास्तव में कुछ एकीकृत मानक हैं, जैसे कि हार्डवेयर संकेतक, सॉफ़्टवेयर संकेतक, स्थिरता और कीमत।

हार्डवेयर संकेतक में मुख्य रूप से शामिल हैं:

● एक विशिष्ट प्रक्रिया के तहत, आवृत्ति, क्षेत्र, बिजली की खपत पैरामीटर आवश्यकताओं और विशिष्ट सीपीयू बेंचमार्क टेस्ट स्कोर (DMIPS, CoreMark, आदि);

● विभिन्न निर्देश सेट संयोजन, जैसे कि आरआईएससी-वी 32-बिट या आरआईएससी-वी 64-बिट अनुदेश सेट, डीएसपी, एकल और डबल सटीक एफपीयू, आदि;

● भंडारण इकाई संरचना और आकार;

● इंटरप्ट, प्रतिक्रिया की गति, आदि की संख्या और प्राथमिकता;

● समर्थित बस इंटरफेस प्रकार और घड़ी आवृत्ति अनुपात, आदि।

सॉफ्टवेयर संकेतक मुख्य रूप से शामिल हैं:

● सही सॉफ्टवेयर विकास पर्यावरण और विकास मंच (आईडीई, एसडीके, आदि);

● परिपक्व और स्थिर उपकरण श्रृंखला (संकलक, एमुलेटर, डीबगर, आदि);

● मानक सॉफ्टवेयर इंटरफेस और समृद्ध एल्गोरिथ्म सॉफ्टवेयर लाइब्रेरी, आदि;

● अनुकूल तृतीय-पक्ष सॉफ़्टवेयर समर्थन ((सेगर, आईएआर, लॉटरबैक, आदि);

● मुख्यधारा ऑपरेटिंग सिस्टम सपोर्ट (RTOS, Linux, आदि)।

स्थिरता मुख्य रूप से है क्योंकि सीपीयू आईपी को पूरी तरह से सत्यापित करने की आवश्यकता है, और इसमें विभिन्न प्रक्रियाओं और परीक्षण प्लेटफार्मों पर पर्याप्त मजबूती होनी चाहिए।कीमत में मुख्य रूप से प्राधिकरण शुल्क और बाद में समर्थन और रखरखाव लागत शामिल हैं।

प्रतिस्पर्धी और विभेदित डिजाइन वाले ग्राहक कैसे प्रदान करें?यह हमेशा वह दिशा रही है जिसमें शिनलाई प्रौद्योगिकी कड़ी मेहनत कर रही है।वर्तमान में, हम मुख्य रूप से निम्नलिखित पहलुओं पर विचार करते हैं:

1) अत्यधिक कॉन्फ़िगर करने योग्य प्रोसेसर आईपी

सभी कोर आरआईएससी-वी सीपीयू आईपी में विन्यास योग्य विकल्पों का खजाना शामिल है।ग्राहक अतिरिक्त संसाधनों को बर्बाद किए बिना प्रदर्शन आवश्यकताओं को पूरा करने के लिए एक ग्राफिकल इंटरफ़ेस के माध्यम से अपने आवश्यक मापदंडों को कॉन्फ़िगर कर सकते हैं, जैसे कि इंटरप्ट और प्राथमिकता की संख्या, ICache / DCache आकार, क्या आपको ऑन-चिप निर्देश और डेटा की आवश्यकता है SRAM, गुणक चक्रों की संख्या, आदि आवश्यक कोड उत्पन्न करें।

2) RISC-V निर्देश सेट की स्केलेबिलिटी (उपयोगकर्ता द्वारा परिभाषित निर्देश)

RISC-V निर्देश सेट परिभाषा में, कोडिंग स्थान का हिस्सा उपयोगकर्ता द्वारा परिभाषित निर्देशों के लिए आरक्षित किया गया है, और न्यूक्लियर टेक्नोलॉजी एक NICE (न्यूक्लियर इंस्ट्रक्शन को-यूनिट एक्सटेंशन) एक्सटेंशन समाधान प्रदान करता है।ग्राहक हार्डवेयर एल्गोरिदम का विश्लेषण करता है जिसमें हार्डवेयर त्वरण की आवश्यकता होती है और एक विशिष्ट क्षेत्र में आवेदन के अनुसार संबंधित निर्देशों को परिभाषित करता है।आरआईएससी-वी प्रोसेसर माइक्रोकर्नल के मूल के आधार पर, एनआईसीई इंटरफ़ेस विशिष्ट क्षेत्र के लिए त्वरण इकाई का एहसास करने के लिए आरक्षित है।एक्सेलेरेशन यूनिट प्रोसेसर माइक्रोकॅर्न के साथ स्टोरेज और अन्य संसाधनों को साझा कर सकता है, जो ऊर्जा दक्षता अनुपात में काफी सुधार कर सकता है, और ग्राहकों को विशिष्ट क्षेत्रों के लिए विभेदित आर्किटेक्चर वाले उत्पादों को जल्दी से विकसित करने में भी मदद कर सकता है।

3) उपखंडों के लिए हार्डवेयर त्वरण मॉड्यूल

कुछ उपखंडों में SoC डिजाइनों के लिए, सिना टेक्नोलॉजी विभिन्न लचीले हार्डवेयर त्वरण समाधान भी प्रदान करती है, जैसे प्रोसेसर भौतिक सुरक्षा वृद्धि मॉड्यूल, दोहरे कोर लॉकस्टेप, वेक्टर मॉड्यूल, एनपीयू मॉड्यूल, आदि।

3. SoC डिजाइन क्षेत्र में कौन सी नई तकनीकों और अनुप्रयोग प्रवृत्तियों पर ध्यान देने योग्य हैं?

5 जी और एआईओटी युग के आगमन के साथ, अधिक से अधिक बुद्धिमान अनुप्रयोग परिदृश्य पैदा होते हैं, और "अनुप्रयोग और सॉफ़्टवेयर-परिभाषित चिप SoC डिज़ाइन" की प्रवृत्ति भी है, जो तेजी से उत्पाद पुनरावृत्ति के लिए नई आवश्यकताओं को भी सामने रखती है।इसका मतलब है कि SoC डिजाइन की जरूरत है:

● विशिष्ट व्यावहारिक परिदृश्यों की समस्याओं को अधिक प्रभावी ढंग से हल करें

● तेज बाजार प्रतिक्रिया की गति

● सुविधा भेदभाव और लागत लाभ के साथ

मुझे लगता है कि वर्तमान SoC डिजाइन में मुख्य रूप से निम्नलिखित प्रमुख रुझान हैं:

● डीएसए (डोमेन विशिष्ट वास्तुकला या डोमेन विशिष्ट त्वरक), समर्पित अनुप्रयोगों के लिए एक कोप्रोसेसर त्वरक

डीएसए का लक्ष्य कंप्यूटिंग की ऊर्जा दक्षता अनुपात में सुधार करना है, इसलिए यह बाजार के लिए SoC डिजाइन के भेदभाव, सुरक्षा और समयबद्धता को बेहतर ढंग से पूरा कर सकता है।इस लक्ष्य को कैसे प्राप्त करें?मुख्य अवधारणाओं में से एक "तकनीकी उद्योग में विशेषज्ञता" है।हार्डवेयर क्षेत्र में, समर्पित हार्डवेयर का उपयोग विशिष्ट क्षेत्रों की जरूरतों को पूरा करने के लिए किया जाता है।लेकिन यह सामान्य ASIC हार्डवेयर से अलग है।डीएसए को एक क्षेत्र की जरूरतों को पूरा करने और एक समस्या के बजाय एक प्रकार की समस्या को हल करने की आवश्यकता होती है, इसलिए यह लचीलापन और विशिष्टता का संतुलन प्राप्त कर सकता है।जहां तक ​​प्रोसेसर क्षेत्र का संबंध है, डीएसए की व्याख्या डोमेन विशिष्ट त्वरक के रूप में की जा सकती है, अर्थात सामान्य प्रसंस्करण के आधार पर, इस क्षेत्र में समस्याओं को सुलझाने की दक्षता में सुधार के लिए कुछ क्षेत्रों के लिए एक त्वरक का विस्तार किया जाता है।

● फुल-स्टैक SoC डिज़ाइन प्लेटफ़ॉर्म

पूर्ण-स्टैक SoC डिज़ाइन प्लेटफ़ॉर्म पारंपरिक SoC डिज़ाइन चक्र और डिज़ाइन लागत को बहुत कम कर सकता है।वन-स्टॉप SoC प्लेटफ़ॉर्म SoC सॉफ़्टवेयर और हार्डवेयर डिज़ाइन के लिए एक समग्र समाधान प्रदान कर सकता है, जिसमें आम तौर पर बुनियादी सामान्य IP, SoC आर्किटेक्चर, परीक्षण मामले, ऑपरेटिंग सिस्टम, सॉफ़्टवेयर ड्राइवर, एल्गोरिदम लाइब्रेरी, विकास उपकरण और SoC डिज़ाइन के लिए आवश्यक अन्य मॉड्यूल शामिल होते हैं।वर्तमान में, Singular Technology ने MCU, AIoT और अन्य अनुप्रयोग क्षेत्रों के लिए Singular के RISC-V प्रोसेसर पर आधारित एक फुल-स्टैक IP सॉल्यूशन लॉन्च किया है, जिसमें एक पूर्व-एकीकृत समग्र SoC टेम्प्लेट (एकवचन की मूल IP लाइब्रेरी सहित, un IP) शामिल है इंटरफ़ेस और बस संरचना, आदि), सॉफ्टवेयर और हार्डवेयर ड्राइवर, एनएमएसआईएस एल्गोरिथ्म लाइब्रेरी, पूरी तरह से प्रत्यारोपित ऑपरेटिंग सिस्टम उदाहरण और कोरले की अपनी आईडीई / एसडीके और अन्य विकास वातावरण।ग्राहकों को SoC डिज़ाइन में ऑन-डिमांड कस्टमाइज़ेशन सुनिश्चित करने दें, संसाधनों को बर्बाद न करें, ग्राहकों को R & D निवेश कम करने में मदद करें, और R & D दक्षता और गुणवत्ता में सुधार करें।

● चिपलेट नया आईपी मल्टीप्लेक्सिंग मोड

मूर के बाद के युग में, चिप एकीकरण उच्च और उच्च हो रहा है, और SoC डिजाइन अधिक से अधिक जटिल होता जा रहा है।संपूर्ण चिप SoC डिजाइन चक्र और कुल विकास लागत को कम करने के लिए, चिपलेट मोड एक लोकप्रिय प्रवृत्ति बन गई है।चिपलेट वास्तव में कुछ कार्यों के साथ एक मर चुका है।चिपलेट मॉडल के आधार पर, पहले उन जटिल फ़ंक्शंस को विघटित करें जिन्हें लागू करने की आवश्यकता है, फिर अलग-अलग प्रक्रिया नोड्स, विभिन्न सामग्रियों और अलग-अलग फ़ंक्शंस के साथ मौजूदा डेस का विकास या पुन: उपयोग करें, और आखिरकार SiP (सिस्टम इन पैकेज) पैकेजिंग तकनीक के माध्यम से एक पूर्ण चिप बनाएं ।इसलिए चिपलेट एक नया आईपी मल्टीप्लेक्सिंग मोड है जो चिप डाई के रूप में प्रदान किया जाता है।

प्रक्रिया नोड्स पर डिजिटल सर्किट और एनालॉग या इंटरफ़ेस सर्किट के मिसलिग्न्मेंट की समस्या को हल करने के अलावा, चिपलेट एसओसी डिजाइन में अधिक लचीलापन भी प्रदान कर सकता है।उदाहरण के लिए, कुछ SoC डिज़ाइन में विभिन्न परिदृश्यों में इंटरफेस या एनालॉग चैनलों की संख्या के लिए अलग-अलग आवश्यकताएं होती हैं।यदि वे सभी एक मरने पर एकीकृत होते हैं, तो उनमें लचीलेपन की कमी होती है, और इष्टतम प्रदर्शन, कार्य और क्षेत्र (जिसे पीपीए के रूप में भी जाना जाता है) को प्राप्त करना मुश्किल है।।चिपलेट डिजिटल और एनालॉग के माध्यम से परिदृश्य में लचीलेपन की समस्या को बेहतर ढंग से हल करता है।बेशक, चिपलेट को कई चुनौतियों का भी सामना करना पड़ता है, जैसे कि इंटरफ़ेस मानकीकरण, और इंटरफेस के बीच भारी मात्रा में डेटा उच्च बिजली की खपत का कारण बनता है जो मरने और मरने के बीच के अंतरसंबंध के कारण होता है।और अन्य मुद्दे।

4. प्रदर्शन, बिजली की खपत और आकार के संदर्भ में वर्तमान एसओसी डिजाइन का क्या चुनौतियां हैं?उपाय क्या है?

मूर के नियम को धीमा करने के साथ, उन्नत तकनीक (28nm-> 22nm-> 14nm-> 7nm-> 5nm) की लागत में वृद्धि जारी है, SoC डिजाइन अब केवल यह आशा नहीं कर सकता है कि प्रक्रिया नोड प्रदर्शन, कार्य को पूरा करने के लिए सिकुड़ती है और क्षेत्र के आकार की आवश्यकताओं।

SoC डिजाइन, प्रदर्शन, कार्य और क्षेत्र में एक ही समय में अक्सर संतुष्ट नहीं होते हैं, और हम केवल एक पूर्ण समझौता प्राप्त करने का प्रयास कर सकते हैं।उदाहरण के लिए, क्लॉक गेटिंग, पावर गेटिंग और मल्टीपल पावर डोमेन जैसी कम-शक्ति वाली तकनीकों का उपयोग प्रदर्शन को प्रभावित किए बिना किया जाता है, लेकिन लागत यह है कि यह क्षेत्र बड़ा होगा।इसलिए, पीपीए समझौता रणनीति में एक सुसंगत मानक नहीं है, लेकिन वास्तविक अनुप्रयोग के आधार पर एक विशिष्ट विश्लेषण है।

इसलिए, मुझे लगता है कि SoC डिज़ाइन केवल मांग पर डिज़ाइन किया जा सकता है, और उपयुक्त होने पर PPA की चुनौती को बेहतर ढंग से हल किया जा सकता है।बेशक, यह ऑन-डिमांड डिज़ाइन मुख्य रूप से ऊपर वर्णित आईपी पुन: उपयोग समर्थन बिंदुओं में परिलक्षित होता है:

● अत्यधिक प्रदर्शन योग्य मल्टीप्लेक्सिंग आईपी-अलग-अलग आईपी मापदंडों को लचीले ढंग से पीपीए आवश्यकताओं के अनुसार कॉन्फ़िगर किया जा सकता है, बैठक के प्रदर्शन के आधार पर क्षेत्र और बिजली की खपत को बर्बाद किए बिना;

● पूर्ण-स्टैक एसओसी डिजाइन प्लेटफॉर्म-पीपीए आवश्यकताओं के अनुसार, आप लचीले ढंग से आवश्यक आईपी मॉड्यूल का चयन कर सकते हैं, और आईपी इंटरकनेक्शन के क्षेत्र और बिजली की खपत को कम करने के लिए एक एकीकृत आईपी इंटरफेस का उपयोग कर सकते हैं;सॉफ्टवेयर और हार्डवेयर के लिए एक समग्र समाधान प्रदान करते हैं, और सॉफ्टवेयर और हार्डवेयर समन्वय डिजाइन को आगे बढ़ाते हैं, फ़ंक्शन विभाजन उचित है, हार्डवेयर डिज़ाइन जटिलता को कम करते हैं, आदि।

5. इंटरनेट ऑफ थिंग्स और एज कंप्यूटिंग फील्ड और मोबाइल कंप्यूटिंग / पर्सनल कंप्यूटर में SoC डिज़ाइन की आवश्यकताओं के बीच क्या अंतर है?सही प्रोसेसर कोर कैसे चुनें?

व्यक्तिगत कंप्यूटर से मोबाइल कंप्यूटिंग (मोबाइल फोन), चिप एसओसी डिजाइन (प्रोसेसर विकास सहित) मुख्य रूप से एकल अनुप्रयोगों और प्रमुख उत्पादों द्वारा संचालित है।वर्तमान में, 5 जी, एआईओटी, एज कंप्यूटिंग और अन्य अनुप्रयोग परिदृश्यों के खिलने के साथ, और कोई स्पष्ट उद्योग मानक और विनिर्देश नहीं हैं, आवेदन परिदृश्य अधिक विविध हैं, मांग अधिक खंडित है, एकल उत्पाद की मांग मध्यम है, और नवाचार पुनरावृत्ति तेज हो जाता है।तेजी से बाजार की प्रतिक्रिया की भी जरूरत है।इसलिए, चिप SoC डिजाइन का अनुकूलन एक प्रवृत्ति बन गई है।एसओसी के संपूर्ण नियंत्रण मस्तिष्क के रूप में, प्रोसेसर, पारंपरिक पीपीए हार्डवेयर संकेतक के अलावा, पूर्ण बुनियादी सॉफ्टवेयर टूल चेन और पारिस्थितिकी, प्रोसेसर के लचीलेपन और स्केलेबिलिटी के लिए भेदभाव और विविधीकरण को पूरा करने के लिए अधिक महत्वपूर्ण है।डिजाइन, और तकनीकी बाधाओं की स्थापना।

एआरएम को इन उभरते क्षेत्रों में पूर्ण पारिस्थितिक लाभ नहीं है।इसलिए, आरआईएससी-वी, जो खुला है और इसमें सादगी, कम बिजली की खपत, प्रतिरूपता और मापनीयता जैसे तकनीकी फायदे हैं, एआईओटी और बढ़त कंप्यूटिंग के क्षेत्रों में आशाजनक होगा और परिदृश्यों को अनुकूलन की आवश्यकता होती है।

तकनीकी लचीलेपन के अलावा, आरआईएससी-वी एआईओटी, एज कंप्यूटिंग और अन्य क्षेत्रों में भी महत्वपूर्ण लागत लाभ ला सकता है।अंतर्राष्ट्रीय बाजार विश्लेषण संगठन, सेमिको रिसर्च, ने "RISC-V मार्केट एनालिसिस: इमर्जिंग मार्केट्स" शीर्षक से अपनी रिपोर्ट में बताया कि यह अनुमान है कि 2025 तक, बाजार कुल 62.4 बिलियन RISC-V सीपीयू इंजन और चीन का उपभोग करेगा। दुनिया का सबसे बड़ा मार्केट स्पेस होगा।

सम्पर्क करने का विवरण