मेसेज भेजें

समाचार

March 11, 2021

विनिर्माण बिट्स: DRAM सबस्ट्रेट (HOREXS ब्रांड)

हाल ही में 2020 अंतर्राष्ट्रीय इलेक्ट्रॉन उपकरण बैठक (IEDM) में, Imec ने एक उपन्यास संधारित्र-कम DRAM सेल वास्तुकला पर एक पेपर प्रस्तुत किया।

DRAM का उपयोग सिस्टम में मुख्य मेमोरी के लिए किया जाता है, और आज के सबसे उन्नत उपकरण लगभग 18nm से 15nm प्रक्रियाओं पर आधारित हैं।DRAM की भौतिक सीमा 10nm के आसपास है।

DRAM खुद एक-ट्रांजिस्टर, वन-कैपेसिटर (1T1C) मेमोरी सेल आर्किटेक्चर पर आधारित है।समस्या यह है कि प्रत्येक नोड पर कैपेसिटर को स्केल या सिकोड़ना अधिक कठिन होता जा रहा है।

Imec के अनुसार, "32Gb घनत्व से परे पारंपरिक 1T1C DRAM मेमोरी को स्केल करना दो बड़ी चुनौतियों का सामना करता है"।“पहले, सी-आधारित सरणी ट्रांजिस्टर स्केलिंग में कठिनाइयाँ कम सेल आकार के साथ आवश्यक ऑफ-करंट और वर्ल्ड लाइन प्रतिरोध को बनाए रखने के लिए चुनौतीपूर्ण बनाती हैं।दूसरा, 3 डी एकीकरण और मापनीयता - उच्च घनत्व DRAM की ओर अंतिम रास्ता - एक भंडारण संधारित्र की आवश्यकता द्वारा सीमित है। ”

अनुसंधान एवं विकास में, उद्योग DRAM को बदलने के लिए अगली पीढ़ी की मेमोरी तकनीकों पर काम कर रहा है।फिर, कुछ नई सामग्रियों का उपयोग करके आज के DRAM को बढ़ाने के तरीकों पर काम कर रहे हैं।

उदाहरण के लिए, Imec ने एक DRAM सेल आर्किटेक्चर तैयार किया है जो दो इंडियम-गैलियम-जिंक-ऑक्साइड पतली-फिल्म ट्रांजिस्टर (IGZO-TFTs) और कोई भंडारण संधारित्र लागू करता है।2T0C (2 ट्रांजिस्टर 0 कैपेसिटर) विन्यास में DRAM कोशिकाएं विभिन्न सेल आयामों के लिए 400 से अधिक समय के लिए अवधारण समय दिखाती हैं।यह बदले में स्मृति की ताज़ा दर और बिजली की खपत को कम करता है।

बैक-एंड-ऑफ-लाइन (BEOL) विनिर्माण लाइन में IGZO-TFTs को संसाधित करने की क्षमता सेल के पदचिह्न को कम करती है और व्यक्तिगत कोशिकाओं को ढेर करने की संभावना को खोलती है।

“लंबे समय तक प्रतिधारण समय के अलावा, IGZO-TFT- आधारित DRAM कोशिकाएं वर्तमान DRAM प्रौद्योगिकियों पर एक दूसरा प्रमुख लाभ पेश करती हैं।Si के विपरीत, IGZO-TFT ट्रांजिस्टर को अपेक्षाकृत कम तापमान पर गढ़ा जा सकता है और इस प्रकार BEOL प्रसंस्करण के साथ संगत है।यह हमें मेमोरी सरणी के तहत DRAM मेमोरी सेल की परिधि को स्थानांतरित करने की अनुमति देता है, जो मेमोरी डाइ के पदचिह्न को काफी कम कर देता है।इसके अलावा, BEOL प्रसंस्करण व्यक्तिगत DRAM कोशिकाओं को ढेर करने की दिशा में मार्ग खोलता है, इसलिए 3D-DRAM आर्किटेक्चर को सक्षम बनाता है।हमारा सफलता समाधान तथाकथित मेमोरी वॉल को तोड़ने में मदद करेगा, जिससे DRAM की यादें क्लाउड कंप्यूटिंग और आर्टिफिशियल इंटेलिजेंस जैसे अनुप्रयोगों की मांग में महत्वपूर्ण भूमिका निभाती रहेंगी।

14nm STT-MRAM
IEDM में भी, IBM ने 14nm CMOS प्रक्रिया नोड में दुनिया के पहले एम्बेडेड स्पिन-ट्रांसफर-टॉर्क MRAM (STT-MRAM) तकनीक पर एक पेपर प्रस्तुत किया।

आईबीएम की एसटीटी-एमआरएएम तकनीक मोबाइल, स्टोरेज और अन्य प्रणालियों में एम्बेडेड और कैश मेमोरी एप्लिकेशन के लिए डिज़ाइन की गई है।

अगली पीढ़ी की मेमोरी तकनीक, एसटीटी-एमआरएएम आकर्षक है क्योंकि इसमें एसआरएएम की गति और असीमित धीरज के साथ फ्लैश की गैर-अस्थिरता है।एसटीटी-एमआरएएम चुंबकीय-सुरंग जंक्शन (एमटीजे) मेमोरी सेल के साथ एक-ट्रांजिस्टर वास्तुकला है।यह चिप्स में गैर-वाष्पशील गुण प्रदान करने के लिए इलेक्ट्रॉन स्पिन के चुंबकत्व का उपयोग करता है।एमटीजे सेल में लेखन और रीड फ़ंक्शंस समान समानांतर पथ साझा करते हैं।

एसटीटी-एमआरएएम दो प्रकार के होते हैं- स्टैंडअलोन चिप्स और एम्बेडेड।स्टैंडअलोन एसटीटी-एमआरएएम शिपिंग है और उद्यम ठोस-राज्य ड्राइव (एसएसडी) में उपयोग किया जा रहा है।

STT-MRAM को माइक्रोकंट्रोलर (MCU) और अन्य चिप्स में आज की एम्बेडेड NOR फ्लैश मेमोरी को बदलने के लिए भी लक्षित किया गया है।STT-MRAM को कैश मेमोरी एप्लिकेशन के लिए भी तैयार किया गया है।

आज के MCUs एक ही चिप पर कई घटकों को एकीकृत करते हैं, जैसे केंद्रीय प्रसंस्करण इकाई (CPU), SRAM, एम्बेडेड मेमोरी और पेरिफेरल्स।कोड मेमोरी के लिए एंबेडेड मेमोरी का उपयोग किया जाता है, जो एक डिवाइस को बूट करता है और इसे प्रोग्राम चलाने की अनुमति देता है।सबसे आम एम्बेडेड मेमोरी प्रकारों में से एक को NOR फ्लैश मेमोरी कहा जाता है।NOR फ्लैश मेमोरी बीहड़ है और एम्बेडेड अनुप्रयोगों में काम करती है।

लेकिन NOR भाप से बाहर चल रहा है और 28nm / 22nm नोड से परे स्केल करना मुश्किल है।इसके अलावा, एम्बेडेड NOR या eFlash उन्नत नोड्स पर बहुत महंगा होता जा रहा है।

यहीं पर STT-MRAM फिट बैठता है - यह एम्बेडेड NOR को 28nm / 22nm और उससे आगे की जगह देगा।"हालांकि, इन उन्नत अनुप्रयोगों को दो प्रमुख चुनौतियों द्वारा सीमित किया गया है: 1) वितरण को नियंत्रित करते हुए लेखन धाराओं को कम करने के लिए एमटीजे प्रदर्शन में सुधार;और 2) उन्नत नोड स्केलिंग के लिए MRAM / CMOS सर्किट और सेल घनत्व में वृद्धि।पिछले प्रमुख काम, सभी 28nm - 22nm नोड्स में, बीईओएल धातु के स्तर के बीच उपलब्ध छोटे ऊर्ध्वाधर स्थान के भीतर तंग-पिच एमटीजे को एकीकृत करने की चुनौती पर प्रकाश डाला - एक चुनौती जो अब तक 14nm नोड ईएमआरएएम विकसित होने से रोकती है, “डैनियल एडेलस्टीन ने कहा , कागज में एक आईबीएम साथी।दूसरों ने काम में योगदान दिया।

“यहाँ, हम पहले 14nm नोड eMRAM तकनीक का प्रदर्शन करते हैं।2Mb eMRAM मैक्रो का उपयोग करते हुए, हम एक तंग MTJ पिच (160nm) पर एक एकीकरण प्राप्त करते हैं, जो M1 और M2 के बीच लंबवत फिट होता है।यह प्लेसमेंट बीईएल परजीवी को समाप्त करके ईएमआरएएम सर्किट प्रदर्शन को अधिकतम करता है, और तर्क के लिए ऊपरी वायरिंग पटरियों को साफ करके चिप आकार और लागत को कम करता है, और बड़े सरणियों को तार करने के लिए स्तरों की कुल संख्या को कम करता है (इन्हें एमटीजे के लिए n + 3 स्तर की आवश्यकता हो सकती है) स्तर Mn, इसलिए n = 1 का लाभ)।एडेलस्टीन ने कहा, "हम 4ns नीचे लिखने के प्रदर्शन सहित कार्यक्षमता को पढ़ते हैं और लिखते हैं, और दिखाते हैं कि तर्क BEOL विश्वसनीयता आवश्यकताओं को बनाए रखते हुए eMRAM प्रक्रिया मॉड्यूल को जोड़ा जा सकता है," एडेलस्टीन ने कहा।

"कई यूनिट प्रक्रिया नवाचारों ने इस एकीकरण को सक्षम किया, जिसमें एक उपन्यास उप-लिथोग्राफिक माइक्रोस्टूड (μ- स्टड) बॉटम इलेक्ट्रोड (बीईएल), एमटीजे पैटर्निंग और ढांकता हुआ फिल्मों का ठीक प्रोफाइल नियंत्रण, बीईएल / एमटीजे धातुकरण, और अनुकूलित पोस्ट-एमटीजे निम्न शामिल है। सरणी और तर्क क्षेत्रों में एक प्लकराइजेशन, ”उन्होंने कहा।

गैर-आदर्श रेराम
सीईए-लेटी ने प्रतिरोधक रैम (रेराम) के "गैर-आदर्श" लक्षणों का शोषण करने वाली एक मशीन सीखने की तकनीक का प्रदर्शन किया है।

शोधकर्ताओं ने कंप्यूटिंग के किनारे के लिए रेराम आधारित उपकरणों को विकसित करने के लिए कई बाधाओं को दूर किया है।

एआई का सबसेट, मशीन लर्निंग एक प्रणाली में एक तंत्रिका नेटवर्क का उपयोग करता है।एक तंत्रिका नेटवर्क डेटा को crunches और सिस्टम में पैटर्न की पहचान करता है।फिर, यह कुछ पैटर्न से मेल खाता है और सीखता है कि उनमें से कौन सी विशेषताएँ महत्वपूर्ण हैं।

इस बीच, रेराम भी अगली पीढ़ी की मेमोरी प्रकार है।रेराम के पास आज की फ्लैश मेमोरी की तुलना में कम पठनीयता और तेजी से लिखने का प्रदर्शन है।रेराम में, एक वोल्टेज को सामग्री स्टैक पर लागू किया जाता है, जो प्रतिरोध में एक बदलाव बनाता है जो मेमोरी में डेटा रिकॉर्ड करता है।

ReRAM, हालांकि, विकसित करना मुश्किल है।केवल कुछ ही बाजार में भागों भेज दिया है।अन्य मुद्दे हैं।"वर्तमान दृष्टिकोण आम तौर पर लर्निंग एल्गोरिदम का उपयोग करते हैं, जिसे प्रतिरोधक मेमोरी की आंतरिक गैर-आदर्शताओं के साथ सामंजस्य नहीं किया जा सकता है, विशेष रूप से चक्र-से-चक्र परिवर्तनशीलता," एक तकनीकी जर्नल नेचर इलेक्ट्रॉनिक्स में सीईए-लेटी के थॉमस डेलगाटी ने कहा।

"यहाँ, हम एक मशीन लर्निंग स्कीम की रिपोर्ट करते हैं जो मार्सोव चेन मोंटे कार्लो नमूना को 16,384 उपकरणों के मनगढ़ंत सरणी में एक बायेसियन मशीन लर्निंग मॉडल के रूप में कार्यान्वित करने के लिए मेमेस्टर वेरिबिलिटी का फायदा उठाती है।""हमारा दृष्टिकोण दस मिलियन धीरज चक्रों में डिवाइस के क्षरण की प्रबलता को प्रदर्शित करता है, और, सर्किट और सिस्टम-स्तरीय सिमुलेशन के आधार पर, मॉडल को प्रशिक्षित करने के लिए आवश्यक कुल ऊर्जा माइक्रोजॉल्स के आदेश पर अनुमानित है, जो पूरक से कम नहीं है। धातु-ऑक्साइड-सेमीकंडक्टर (CMOS) -बेड दृष्टिकोण

सम्पर्क करने का विवरण