समाचार

उन्नत पैकेजिंग एक बड़ी भूमिका निभा रहा है और नए सिस्टम-स्तरीय चिप डिज़ाइन विकसित करने के लिए अधिक व्यवहार्य विकल्प बन रहा है, लेकिन यह चिपमेकर को विकल्पों के भ्रामक सरणी और कभी-कभी एक भारी कीमत के साथ प्रस्तुत करता है।

मोटर वाहन, सर्वर, स्मार्टफोन और अन्य प्रणालियों ने एक या दूसरे रूप में उन्नत पैकेजिंग को अपनाया है।अन्य अनुप्रयोगों के लिए, यह ओवरकिल है, और एक सरल कमोडिटी पैकेज पर्याप्त होगा।फिर भी, उन्नत पैकेजिंग तेजी से कई लोगों के लिए एक आकर्षक विकल्प बनता जा रहा है।उद्योग उन्नत पैकेजिंग के नए रूप विकसित कर रहा है या 5 जी और एआई जैसे अनुप्रयोगों के लिए मौजूदा प्रौद्योगिकियों को उन्नत कर रहा है।

इस मुकाम को पाने में उद्योग जगत को कई साल लग गए।एक अल्पविकसित पैकेज में मरना दशकों से संभव है।लेकिन जैसे-जैसे भाप से स्केलिंग बढ़ती जाती है, पैकेजिंग वास्तुशिल्प विकल्पों का एक नया सेट खोलती है जो प्रदर्शन में सुधार कर सकती है, शक्ति को कम कर सकती है, और विशिष्ट बाजारों के लिए दोनों को अनुकूलित करने और बाजार में समय कम करने के लिए डिज़ाइन में लचीलापन जोड़ सकती है।

हालांकि कोई भी पैकेज प्रकार सभी जरूरतों को पूरा नहीं कर सकता है।प्रत्येक एप्लिकेशन अलग है, और प्रत्येक की अपनी अनूठी आवश्यकताएं हैं।कुछ मामलों में, उन्नत पैकेजिंग भी सही समाधान नहीं हो सकता है।

सेमीकंडक्टर इंजीनियरिंग ने चार बाजारों - सर्वर, नेटवर्किंग उपकरण, स्मार्ट ग्लास और सैन्य / एयरोस्पेस में उन्नत पैकेजिंग के लाभों और चुनौतियों की जांच की।हालांकि यह संभावित अनुप्रयोगों का सिर्फ एक नमूना है, यह पैकेजिंग में कुछ मुख्य मुद्दों और चुनौतियों पर प्रकाश डालता है जो भविष्य में चिपमेकर्स का सामना करेंगे।

योल डेवेलपमेंट के अनुसार 2019 में कुल आईसी पैकेजिंग बाजार $ 68 बिलियन का था।योल के अनुसार, 2019 में उन्नत पैकेजिंग उद्योग $ 29 बिलियन था और 2025 में $ 42 बिलियन तक पहुंचने के लिए 6.6% बढ़ने की उम्मीद है।

सर्वर
आमतौर पर, एक अग्रणी-बढ़त डिजाइन को आगे बढ़ाने के लिए, उपकरण निर्माता चिप स्केलिंग पर भरोसा करते हैं।लक्ष्य प्रत्येक नई प्रक्रिया नोड पर एक अखंड मरने पर अधिक कार्यों को पैक करना है, हर 18 से 24 महीनों में लगभग एक नया नोड रोल आउट होता है।लेकिन स्केलिंग प्रत्येक नोड पर अधिक कठिन और महंगी होती जा रही है, और मूल्य / प्रदर्शन लाभ कम हो रहे हैं।इसलिए जब स्केलिंग जारी रहेगी, तो सिस्टम के सभी घटक समान रूप से स्केल नहीं होंगे।

"यह वास्तव में मरने वाले अर्थशास्त्र के बारे में है," वाल्टर एनजी, ने यूएमसी में व्यवसाय विकास के उपाध्यक्ष को कहा।“खून बह रहा है, नोड्स में, वेफर लागत खगोलीय हैं, इसलिए कुछ ग्राहक और कुछ एप्लिकेशन महंगी प्रक्रिया प्रौद्योगिकी का लाभ उठा सकते हैं।यहां तक ​​कि उन ग्राहकों के लिए जो लागत वहन कर सकते हैं, उनके कुछ मरने के आकार अधिकतम रेटिकल आकार के खिलाफ चल रहे हैं।यह निश्चित रूप से, उपज चुनौतियों का परिणाम है, जो तब लागत समस्या को और बढ़ा देता है।ग्राहक अधिक अनुकूलित तकनीकी समाधान चाहते हैं, जो अधिक लागत प्रभावी व्यवसाय समाधान प्रदान करेगा।रक्तस्राव के किनारे पर एक बड़े सिस्टम-ऑन-ए-चिप (SoC) को डिजाइन और सत्यापित करने में जितना समय लगता है, वह समय-समय पर बाजार के दृष्टिकोण से कई के लिए एक चिंता का विषय है। ”

सर्वर की दुनिया में, यह दोनों असहमति - ऑफलोडिंग फ़ंक्शंस की ओर इशारा करता है जिन्हें सबसे उन्नत डिजिटल लॉजिक की आवश्यकता या लाभ नहीं है - साथ ही उच्च गति वाले डाई-टू-डाई इंटरकनेक्ट का उपयोग करके विषम एकीकरण।वहाँ कई विकल्प उपलब्ध हैं, लेकिन वर्तमान चर्चा chiplets के आसपास है।

शिष्यों में, एक चिपमेकर के पास एक पुस्तकालय में मॉड्यूलर मरता है, या शिष्यों का एक मेनू हो सकता है, जिनमें से सभी को एक ही प्रक्रिया नोड पर विकसित नहीं करना पड़ता है।आमतौर पर, एक डिजाइन जिसमें चेले शामिल होते हैं, एक अखंड SoC जैसा दिखता है, लेकिन इसे विकसित करने में कम खर्च होता है।

यह सब कागज पर अच्छा लगता है, लेकिन कुछ चुनौतियां हैं।“यह एक उभरता हुआ वातावरण है।यह एक नया मॉडल है।इंटरफेस की बात आती है तो कई मानक नहीं हैं।चिपलेट एकीकरण के शुरुआती दत्तक लेटेस्ट इंटीग्रेटेड कंपनियां हैं जो सभी डिज़ाइन तत्वों और विशेष रूप से इंटरफेस को नियंत्रित कर सकती हैं, ”हाल ही में IMAPP2020 सम्मेलन में एक प्रस्तुति में एएसई में व्यवसाय विकास के वरिष्ठ निदेशक ईल्को बर्गमैन ने कहा।“आज, चिपलेट डिजाइन मोटे तौर पर एक चिप डेवलपर द्वारा संचालित किया जाएगा, चाहे वह एक आईडीएम हो या एक फैबलेस सप्लायर।जैसे ही उद्योग विकसित होता है और पारिस्थितिकी तंत्र खुलते हैं, आप इस बदलाव को देखेंगे। "

अन्य सहमत हुए।"बस डिजाइन और इंटरफ़ेस चश्मा समझना वास्तव में महत्वपूर्ण हैं।यदि यह एक मालिकाना स्थिति है, तो स्पष्ट रूप से ग्राहक वहां एक प्रमुख भूमिका लेने वाला है।यह कुछ समय के लिए सही होगा, ”एक प्रस्तुति में एमकॉर में उन्नत पैकेज और प्रौद्योगिकी एकीकरण के उपाध्यक्ष माइक केली ने कहा।"एक बार जब हम एक ऐसी जगह स्थापित कर लेते हैं, जहां हमारे पास सामान्य बस आर्किटेक्चर होते हैं, जिसे हर कोई समझता है और अच्छी तरह से निर्दिष्ट किया जाता है, तो डिजाइन बहुत लचीला हो सकता है, चाहे वह एक खड़ी एकीकृत कंपनी, आईडीएम या उस मामले के लिए एक ओएसएटी हो।"

एएमडी, इंटेल और कुछ अन्य लोगों ने चिपलेट जैसे आर्किटेक्चर पेश किए हैं।उदाहरण के लिए, एक बड़े अखंड मरने के बजाय, एएमडी की नवीनतम सर्वर प्रोसेसर लाइन एक मॉड्यूल में छोटे मर को एकीकृत करती है, जिसे कभी-कभी मल्टी-चिप मॉड्यूल (एमसीएम) कहा जाता है।चिप्स एक डाई-टू-डाई इंटरकनेक्ट का उपयोग करके जुड़े हुए हैं।

2 डी चिपलेट डिजाइन के रूप में संदर्भित, एएमडी के एमसीएम एक एकीकृत I / O और मेमोरी कंट्रोलर को 14nm प्रक्रिया के आधार पर शामिल करता है।वह मृत्यु मध्य में स्थित है।एमसीएम में आठ 7nm प्रोसेसर भी मर जाते हैं।चार प्रोसेसर मर जाते हैं I / O मरने के प्रत्येक पक्ष पर स्थित हैं।

चित्र 1: AMD की EPYC सर्वर प्रक्रिया 8 कोर के साथ मर जाती है और 1 I / O डाई स्रोत: AMD

अपने सर्वर प्रोसेसर लाइनों के लिए, एएमडी कई कारणों से चिपलेट-जैसे दृष्टिकोण पर चला गया।ब्रायन ब्लैक ने कहा, "हर दो साल में 2 एक्स के प्रदर्शन की आवश्यक प्रवृत्ति को जारी रखने के लिए, हमें केवल अधिक ट्रांजिस्टर को सक्षम करने के लिए ही नहीं, बल्कि उन्नत-नोड सिलिकॉन की कुल मात्रा को कम करने के लिए शिष्टों की आवश्यकता है।" एएमडी में एक वरिष्ठ साथी, एक प्रस्तुति में।

आगे बढ़ते हुए, AMD की योजना अपने MCM प्रयासों को सर्वर प्रोसेसर के मोर्चे पर विस्तारित करने की है।यह 3 डी स्टैकिंग तकनीकों का उपयोग करके शिस्टेट्स को विकसित करने की योजना भी बना रहा है।"जैसा कि हम 3 डी स्टैकिंग में आगे बढ़ते हैं, हम इन सभी चुनौतियों का सामना करने जा रहे हैं जो हम 2D में काम कर रहे हैं," ब्लैक ने कहा।

2 डी- और 3 डी-आधारित चिपलेट डिजाइन दोनों में समान चुनौतियां हैं।"चेप्टर्स मुक्त नहीं हैं," ब्लैक ने कहा।“उनके पास एक लागत है, एक पैकेजिंग लागत और मरने वाले क्षेत्र की लागत में वृद्धि दोनों के साथ।हम 2X क्षेत्र के साथ एक अखंड घटक नहीं ले सकते हैं और इसे दो छोटे मरो में विभाजित कर सकते हैं जो प्रत्येक 1X क्षेत्र हैं।दोनों के बीच संचार करते समय एक ओवरहेड होता है, साथ ही अतिरिक्त शक्ति तर्क, अतिरिक्त सुसंगतता तर्क, अतिरिक्त क्लॉकिंग नियंत्रण और साथ ही कुशल परीक्षण नियंत्रण भी होता है।हमारे पास I / O संचार ओवरहेड के अलावा अतिरिक्त नियंत्रण तर्क का एक टन है जो इन दोनों की मृत्यु को जोड़ने और उन्हें यथासंभव मरने के समान दिखने के लिए आवश्यक है। "

उसके ऊपर, एक पैकेज में अच्छी पैदावार के साथ मृत्यु की आवश्यकता होती है, जिसे अच्छी मौत भी कहा जाता है।पैकेज में एक खराब डाई उत्पाद या सिस्टम की विफलता का कारण बन सकती है।“सभी की मृत्यु में पैराथ्रिक भिन्नता है।और इसलिए हमारे पास मल्टी-डाई समाधानों की एक मौलिक परीक्षा और लक्षण वर्णन समस्या है।कुछ धीमे हैं।कुछ तेज हैं।कुछ लोग कम या ज्यादा बिजली की खपत करते हैं।

चिपलेट आधारित डिजाइनों के साथ गर्मी, बिजली वितरण और विश्वसनीयता भी चुनौतियां हैं।और फिर, यदि पैकेज विफल हो जाता है, तो बड़ा सवाल यह है कि जिम्मेदारी कौन लेता है।क्या यह चिप विक्रेता, आईपी आपूर्तिकर्ता या पैकेजिंग हाउस है?

इसके लिए, पैकेजिंग उद्योग पिछले अनुभवों से सीख सकता है, विशेष रूप से 2.5 डी के शुरुआती चरणों में।2.5D के साथ, एक स्टॉपपॉपर के ऊपर मरने वाले को एक-दूसरे के साथ खड़ा या रखा जाता है।इंटरपोज़र, जो सिलिकॉन वायस (टीएसवी) के माध्यम से शामिल होता है, चिप्स और एक बोर्ड के बीच पुल का काम करता है।

2.5D के शुरुआती चरणों में, डिवाइस निर्माता विभिन्न मृत्यु, एकीकरण मुद्दों और उपज चुनौतियों के साथ कुश्ती कर रहे थे।हालांकि, समय के साथ, विक्रेताओं ने समस्याओं के माध्यम से काम किया।

"मुझे याद है कि 2.5D प्रोजेक्ट कब शुरू हुआ था," एमकोर केली ने कहा।“नंबर एक चीज़ जिसने हमारी मदद की वह एक बिंदु तक पैदावार ले रही थी।तब आपके पास कुछ उपज नुकसान के माध्यम से छंटनी करना एक बड़ी चुनौती नहीं थी। ”

यदि कोई मरी हुई युक्ति नहीं मिलती है, तो विक्रेता डिवाइस का एक व्यापक मूल कारण विश्लेषण करेंगे।इसके लिए एक ध्वनि परीक्षण रणनीति की आवश्यकता होती है।

एक ही प्रकार की रेसिपी को चेते के उपयोग से विषम एकीकरण के लिए लागू किया जा सकता है।पहले की तरह, अच्छी पैदावार के साथ विकास करना महत्वपूर्ण है।“आप इसे एक और चरम पर ले जाने वाले हैं।आपके पास अधिक मर जाएगा और अधिक मिलाप जोड़ों।लेकिन जब तक आपकी मौलिक असेंबली प्रक्रिया रॉक सॉलिड नहीं होती, तब तक यह चर्चा के लिए उतना दर्दनाक नहीं होगा, जितना कि हमने इसे 2.5D में पाया है।

दरअसल, पैकेज में स्वीकार्य लागत पर अच्छी पैदावार होनी चाहिए।लेकिन जब कोई विफलता होती है, तो यह आपूर्तिकर्ता को वापस जाती है।“दिन के अंत में, आपूर्तिकर्ता वह होता है जो उत्पाद के लिए अंततः जिम्मेदार होता है।लेकिन आपूर्ति का आधार जो कि चिप आपूर्तिकर्ता का समर्थन करता है, उस विफलता विश्लेषण प्रक्रिया में मदद करने के लिए है।एक बार जब इसकी पहचान हो जाती है, तो देनदारियां और जिम्मेदारियां अधिक स्पष्ट हो जाती हैं, ”एएसई के बर्गमैन ने कहा।

लक्ष्य पहली जगह में विफलताओं को रोकना है।यह डिजाइन के साथ शुरू होने वाला एक समग्र दृष्टिकोण लेता है।क्विक-पाक के मुख्य परिचालन अधिकारी केन मोलिटर ने कहा, "डिजाइन चरण के माध्यम से, हम यह पता लगाएंगे कि ग्राहक के साथ क्या काम करना है।""हम पूरे प्रोजेक्ट को बदल देंगे, जहां हम सब्सट्रेट को डिज़ाइन करते हैं, सब्सट्रेट को गढ़ा जाता है, और फिर एक सुसंगत डिजाइन के साथ आता है।फिर, हम इसे इकट्ठा करेंगे।कुछ मील के पत्थर हैं (प्रक्रिया के दौरान।) जो उसके अंत और हमारे अंत में जोखिम को कम करता है। "

नेटवर्किंग उपकरण
नेटवर्किंग उपकरण विक्रेताओं को समान चुनौतियों का सामना करना पड़ता है।नेटवर्क एक जटिल प्रणाली है जो होम ऑफिस से क्लाउड तक फैलती है।इन बाजारों को संबोधित करने के लिए, संचार उपकरण विक्रेता नेटवर्क के विभिन्न हिस्सों के लिए अलग-अलग सिस्टम बेचते हैं।

उदाहरण के लिए, नेटवर्क के एक हिस्से में, सिस्को बड़े पैमाने पर सेवा प्रदाताओं के लिए एक राउटर बेचता है।एक राउटर आईपी डेटा पैकेट का उपयोग करके नेटवर्क को निर्देशित करता है।सिस्को का नवीनतम राउटर अपने स्वयं के, इन-हाउस एएसआईसी पर आधारित है।एक 7nm प्रक्रिया के आसपास निर्मित, सिस्को का अखंड ASIC एक ही चिप पर 12.8 Tbps बैंडविड्थ को सक्षम करता है।

सिस्को अपने अन्य नेटवर्किंग उत्पादों के लिए ASIC भी विकसित करता है।अन्य संचार उपकरण विक्रेता ASIC विकसित करते हैं, साथ ही साथ।

वेंडर कई कारणों से वैकल्पिक तरीकों की खोज या कार्यान्वयन कर रहे हैं।प्रत्येक नोड पर, ASIC बड़ा और महंगा होता जा रहा है।इसमें एक SerDes (धारावाहिक / deserializer) भी शामिल है, जो उच्च गति के चिप-टू-चिप संचार प्रदान करता है।

"नेटवर्क बैंडविड्थ स्केलिंग आवश्यकताओं के परिणामस्वरूप हर प्रौद्योगिकी पीढ़ी के साथ ASIC डाई साइज़ नेटवर्किंग में वृद्धि हुई है," एक प्रस्तुति में जुनिपर के वरिष्ठ प्रतिष्ठित इंजीनियर वालेरी कुगेल ने कहा।"() सर्ड ASIC क्षेत्र के एक बड़े हिस्से पर कब्जा कर रहा है।"

अन्य मुद्दे हैं।ASIC में डिजिटल और एनालॉग दोनों ब्लॉक होते हैं।स्केलिंग से डिजिटल भाग को लाभ मिलता है, उच्च बैंडविंड के साथ अधिक कार्यों को सक्षम करता है।लेकिन स्केलिंग से सब कुछ फायदा नहीं होता है।

“SerDes फ़ंक्शन सिकुड़ नहीं रहा है।यह एक अनुरूप संरचना है।यह अच्छी तरह से पैमाने पर नहीं है, ”नाथन ट्रेसी, एक प्रौद्योगिकीविद् और टीई कनेक्टिविटी पर उद्योग मानकों के प्रबंधक ने कहा।ट्रेसी ऑप्टिकल इंटर्नेटवर्किंग फोरम (OIF), एक उद्योग मानक समूह के अध्यक्ष भी हैं।

यहाँ कई समाधान हैं, जिनमें चेले भी शामिल हैं।एक पैकेज में मृत्यु को जोड़ने के लिए, OIF CEI-112G-XSR नामक एक डाई-टू-डाई इंटरफ़ेस मानक विकसित कर रहा है।XSR MCMs में चेस्ट और ऑप्टिकल इंजन को जोड़ता है।यह छोटी पहुंच लिंक पर 112Gbps तक डेटा दरों को सक्षम बनाता है।XSR अभी भी ड्राफ्ट फॉर्म में है।

नेटवर्किंग उपकरण में चेस्टर और XSR को लागू करने के कई तरीके हैं।उदाहरण के लिए, बड़े ASIC को दो छोटे मृत्यु में विभाजित किया गया है, जो एक XSR लिंक का उपयोग करके जुड़े हुए हैं।

एक अन्य उदाहरण में, बड़े सर्डेस ब्लॉक को चार छोटे आई / ओ में तोड़ दिया जाता है।फिर, एक MCM में, ASIC बीच में बैठता है, जो कि चार छोटे I / O शिष्यों से घिरा होता है।

अंजीर। 2: एक ईथरनेट स्विच SoC का उदाहरण जो मरने-से-मरने की कनेक्टिविटी की आवश्यकता है।स्रोत: Synopsys

इसके अलावा, एक डिवाइस निर्माता एक एमसीएम में स्विच चिप एएसआईसी के साथ ऑप्टिकल इंजन को एकीकृत कर सकता है।

ट्रेसी ने कहा, 'सह-पैकेज्ड ऑप्टिक्स के बारे में इंडस्ट्री में बहुत चर्चा है।'"मैं स्विच के चेहरे के ब्लेड पर प्लगेबल ऑप्टिकल ट्रांससेवर्स से दूर जाने की संभावना के बारे में बात कर रहा हूं, जिससे ऑप्टिकल इंजन सीधे स्विचिंग सिलिकॉन पर चढ़ गया है।आपको कम-पॉवर हाई-स्पीड इंटरकनेक्ट की आवश्यकता है।उस चर्चा का फोकस OIF का XSR विकास है। ”

शिष्यों के गोद लेने के आवेदन पर निर्भर करेगा।कुछ मामलों में, एएसआईसी अभी भी समझ में आता है।यहां कई कारक हैं, जैसे लागत और उपज।"यह सब बिजली की खपत को कम करने के बारे में है," ट्रेसी ने कहा।

“शिष्यों का उपयोग मुख्य मरने के आकार को रेटिकल आकार सीमा के भीतर फिट करने की अनुमति देता है।लेकिन अधिकांश आईसी रेटिकल सीमित नहीं हैं।तो यह तर्क केवल बहुत कम संख्या में IC के लिए काम करता है।यह एक मजबूत तर्क है जो ज्यादातर डिजाइनों पर लागू नहीं होता है, ”एक विशेषज्ञ के अनुसार।“यदि आप दो में डिजाइन को विभाजित करते हैं, तो आपको प्रति वफ़र मरने की संख्या 2X मिलती है।मान लें कि 'वे' प्रति वेफर अपेक्षाकृत स्थिर हैं, तो आपकी उपज XD से 2X-D हो जाती है।बेशक, यह प्रति पैकेज दो बार मर जाता है, इसलिए आपकी प्रभावी उपज (2X-D) / 2 = XD / 2 है।आपने अधिक जटिल दो डाई बनाम एक डाई पैकेज की कीमत पर प्रभावी रूप से आधे में दोषों को काट दिया है।समय के साथ मल्टी-डाई पैकेजिंग तकनीक में सुधार होता है, यह एक समस्या से कम होगा। ”

स्मार्ट चश्मा
ये समाधान नेटवर्किंग गियर के लिए काम कर सकते हैं, लेकिन उपभोक्ता बाजार की अलग-अलग आवश्यकताएं हैं, खासकर नए और उभरते उत्पादों के लिए।

उदाहरण के लिए, आर एंड डी में, कई कंपनियां अगली पीढ़ी के स्मार्ट ग्लास या एआर / वीआर ग्लास विकसित कर रही हैं।आभासी वास्तविकता (वीआर) उपयोगकर्ताओं को 3 डी आभासी वातावरण का अनुभव करने में सक्षम बनाता है।संवर्धित वास्तविकता (AR) कंप्यूटर जनित छवियों को लेता है और उन्हें सिस्टम पर ओवरले करता है।

यदि प्रौद्योगिकी काम करती है, तो एआर / वीआर ग्लास का उपयोग डेटा पुनर्प्राप्ति, चेहरे की पहचान, गेम और भाषा अनुवाद के लिए किया जा सकता है।वे एक प्रस्तुति या एक सतह पर एक कीबोर्ड भी पेश कर सकते हैं।

फेसबुक रियलिटी लैब्स के निदेशक और शोध वैज्ञानिक चियाओ लियू ने पिछले साल के आईईडीएम में एक पेपर में कहा, "[एआर / वीआर] और उनके वेरिएंट डिवाइस अगली पीढ़ी के कंप्यूटिंग प्लेटफॉर्म बनने की अपनी यात्रा की शुरुआत में ही हैं।"

स्मार्ट चश्मे की एक उपयोगी और सस्ती जोड़ी विकसित करना आसान काम नहीं है।इन उत्पादों को नए कम-शक्ति वाले चिप्स, डिस्प्ले और इंटरफेस की आवश्यकता होती है।इन चश्मों में, आवाज, आंख की पुतली और सिर / शरीर के आंदोलनों का उपयोग करके प्रोग्राम सक्रिय होते हैं।इन सभी तकनीकों को सुरक्षित होना चाहिए।

IMAPS2020 में एक प्रस्तुति में फेसबुक पर सिलिकॉन इंजीनियरिंग के निदेशक रॉन हो ने कहा, "हमें बोर्ड में नाटकीय सुधार की आवश्यकता है।"“मुझे आज के सिस्टम में बनाए रखने के लिए शक्ति के सापेक्ष बहुत अधिक प्रदर्शन की आवश्यकता है।आम तौर पर, मुझे कम विलंबता के साथ चीजों को तेजी से चलाने की आवश्यकता होती है। ”

स्मार्ट ग्लास को सही फॉर्म फैक्टर में सक्षम करने के लिए, आईसी पैकेजिंग प्रमुख है।"मुझे ऐसे पैकेजों का प्रबंधन करना होगा जो प्रदर्शन और कम विलंबता जैसी चीजों को सक्षम करते हैं," हो ने कहा।“आप एक बहु-इंच ट्रेस पर जाने और PCIe पर बिजली का गुच्छा जलाने के लिए चिप्स को मजबूर नहीं कर सकते।बल्कि आप उन्हें सह-पैकेज करते हैं और उन्हें एक-दूसरे के बगल में रखते हैं।और TSV के माध्यम से, उनके पास बहुत अधिक बैंडविड्थ और उच्च प्रदर्शन कनेक्शन हैं। "

IEDM में, फेसबुक ने अपने AR / VR चश्मे के बारे में कुछ सुरागों का खुलासा किया, जो R & D में हैं।एक कागज में, फेसबुक ने एआर / वीआर चश्मे के लिए एक कंप्यूटर विजन इंटरफेस तकनीक के विकास की रूपरेखा तैयार की।अंतर्निहित तकनीक एक उन्नत CMOS छवि सेंसर है।

CMOS छवि संवेदक स्मार्टफोन और अन्य उत्पादों में कैमरा फ़ंक्शन प्रदान करते हैं।लेकिन एआर / वीआर चश्मे के लिए मानक छवि सेंसर पर्याप्त नहीं हैं।क्या आवश्यक हैं उन्नत पैकेजिंग के साथ मशीन-धारणा अनुकूलित छवि सेंसर हैं।कागज में, फेसबुक ने एक तीन-परत छवि सेंसर का वर्णन किया।पहली परत एक प्रसंस्करण इकाई के साथ एक छवि संवेदक है, इसके बाद एक एकत्रीकरण प्रोसेसर है, और फिर एक क्लाउड कम्प्यूट प्लेटफॉर्म है।

फेसबुक ने कॉपर हाइब्रिड बॉन्डिंग का भी जिक्र किया।इसके लिए, कॉपर-टू-कॉपर डिफ्यूजन बॉन्डिंग तकनीक का उपयोग करके डाइस को स्टैक्ड और कनेक्ट किया जाता है।यह स्पष्ट नहीं है कि फेसबुक इस मार्ग से नीचे जाएगा, लेकिन हाइब्रिड बॉन्डिंग इमेज सेंसर की दुनिया में एक ज्ञात तकनीक है।

सैन्य / एयरोस्पेस
दशकों तक, अमेरिकी रक्षा विभाग (DoD) ने माना है कि अमेरिकी सैन्य श्रेष्ठता के लिए चिप प्रौद्योगिकी आवश्यक है।विभिन्न प्रणालियों के लिए, रक्षा समुदाय उन्नत और परिपक्व नोड्स दोनों में चिप्स का उपयोग करता है।पैकेजिंग भी समीकरण का एक महत्वपूर्ण हिस्सा है।

सैन्य / एयरोस्पेस में विभिन्न आवश्यकताओं वाले ग्राहकों की भीड़ शामिल है, हालांकि यहां कुछ सामान्य विषय हैं।"हम विभिन्न क्षेत्रों की बहुत सारी सेवा करते हैं," क्विक-पाक के मोलिटर ने कहा।“हम सेवा / एयरो उद्योग की सेवा करते हैं।सैन्य / हवाई कार्यक्रम लंबे समय तक रहते हैं।वे उन घटकों से निपटने के लिए उपयोग किए जाते हैं जिन्हें 20 से 30 वर्षों तक काम करना पड़ता है। ”

मिल / एयरो ग्राहकों को अन्य चुनौतियों का सामना करना पड़ता है।वाणिज्यिक क्षेत्र की तरह, उन्नत चिप्स विकसित करने की लागत महंगी है, लेकिन लाभ प्रत्येक नोड पर सिकुड़ रहे हैं।साथ ही, रक्षा समुदाय के लिए वॉल्यूम अपेक्षाकृत कम हैं।

कई बार, रक्षा समुदाय उन्नत चिप्स प्राप्त करने के लिए गैर-अमेरिकी फाउंड्रीज का उपयोग करता है, लेकिन यह सुरक्षा उद्देश्यों के लिए ऑनशोर विक्रेताओं का उपयोग करना पसंद करता है।मिल / एयरो ग्राहक चिप्स और पैकेज दोनों के लिए एक विश्वसनीय और सुनिश्चित आपूर्ति श्रृंखला चाहते हैं।

बहरहाल, DoD चिप स्केलिंग से परे वैकल्पिक तरीकों की तलाश कर रहा है, अर्थात् विषम एकीकरण और शिष्यों।

उदाहरण के लिए, इंटेल को हाल ही में DoD के नए चिपलेट प्रयास के लिए एक नए अनुबंध से सम्मानित किया गया, जिसे स्टेट ऑफ द आर्ट हेटेरोजीनस इंटीग्रेशन प्रोटोटाइप (SHIP) प्रोग्राम कहा जाता है।योजना के तहत, इंटेल ने एक नई अमेरिकी वाणिज्यिक इकाई की स्थापना की है।यह कार्यक्रम ग्राहकों को इंटेल की पैकेजिंग क्षमताओं तक पहुंच प्रदान करता है, जिसमें DoD और रक्षा समुदाय शामिल हैं।

SHIP कार्यक्रम के विभिन्न भाग हैं।जबकि इंटेल ने कार्यक्रम के डिजिटल हिस्से को जीत लिया, Qorvo को SHIP प्रोजेक्ट के RF भाग से सम्मानित किया गया।उस परियोजना के तहत, कोरवो टेक्सास में एक आरएफ विषम पैकेजिंग डिजाइन, उत्पादन और प्रोटोटाइप केंद्र स्थापित करेगा।यह केंद्र मुख्य रूप से रक्षा समुदाय की सेवा करेगा।

Qorvo माइलेज / एयरो के लिए नया नहीं है।वर्षों के लिए, आरएफ उपकरणों और अन्य उत्पादों के आपूर्तिकर्ता मिल / एयरो और वाणिज्यिक क्षेत्र के लिए फाउंड्री और पैकेजिंग दोनों सेवाएं प्रदान करते हैं।कंपनी गैलियम नाइट्राइड (GaN), गैलियम आर्सेनाइड (GaAs) और अन्य प्रक्रियाओं के आधार पर उपकरण विकसित करती है।

मिलर / एयरो में, पैकेजिंग आवश्यकताएं पिछले कुछ वर्षों में बदल गई हैं।“जब मैंने पहली बार कई साल पहले कौरवो के लिए काम करना शुरू किया था, तो कोई भी नहीं चाहता था कि हम उन्हें पैक किए गए हिस्से भेजें।मिल / एयरो नंगे मरना चाहता था, ”डीन व्हाइट, जो कि क्वोरवो में रक्षा और एयरोस्पेस बाजार की रणनीति के निदेशक हैं।“हमने सैन्य-एयरोस्पेस प्रकार के बाजार से बाजार में बदलाव देखा है, जो पैकेजिंग और पैकेजिंग एकीकरण के लिए मुश्किल से मर रहा है।पैकेजिंग वर्षों पहले की तुलना में अधिक पर्यावरणीय रूप से मजबूत है।हम विभिन्न स्तरों के विभिन्न प्रकारों में मिल / एयरो के लिए बहुत सारी पैकेजिंग करते हैं, जो बिजली के स्तर, गर्मी अपव्यय और कंपन के लिए मजबूती पर निर्भर करता है। ”

SHIP कार्यक्रम के तहत, Qorvo GaN, GaAs और सिलिकॉन पर आधारित उपकरणों का उपयोग करके विषम पैकेजिंग सेवाएं प्रदान करेगा।लक्ष्य को पूरा करने के लिए क्या DoD को SWAP-C कहते हैं, एक ऐसा संक्षिप्त आकार जो विभिन्न अनुप्रयोगों में पैकेज के लिए आकार, वजन, शक्ति और लागत आवश्यकताओं को दर्शाता है, जैसे कि चरणबद्ध सरणी रडार सिस्टम, मानवरहित वाहन, इलेक्ट्रॉनिक युद्ध मंच और उपग्रह।

SHIP प्रोग्राम पैकेजिंग के लिए तैयार है, हालांकि कोरवो एक स्टॉप शॉप प्रदान करेगा।यह मिल / एयरो ग्राहकों के लिए फाउंड्री और पैकेजिंग सेवाएं प्रदान करना जारी रखेगा।“हम अपने फाउंड्री मॉडल के बाद इसे मॉडलिंग कर रहे हैं।हम एक ही तरह के खुले एक्सेस मॉडल का उपयोग कर रहे हैं।और यह एक सेवा होगी।आप हमारी फाउंड्री में डिजाइन कर सकते हैं।और फिर आप कह सकते हैं, 'क्या आप उन हिस्सों को ले सकते हैं और फिर उन्हें एक पैकेज में डाल सकते हैं?'तो यह हमारी मौजूदा क्षमता का एक अतिरिक्त या विस्तार है, ”व्हाइट ने कहा।

इस बीच, मिलिट्री / एयरो में कस्टम काम शामिल है।प्रत्येक ग्राहक के पास विभिन्न चुनौतियों के साथ विभिन्न पैकेजिंग आवश्यकताएं हो सकती हैं।

उदाहरण के लिए, RF लें।"एक चुनौती जो आपके पास आरएफ समुदाय में है, एक बार जब आप एक पैकेज में एक उपकरण डालते हैं, तो यह आरएफ प्रदर्शन को बदल देता है," व्हाइट ने कहा।"आपको इन पैकेजों के अंदर फिट होने के लिए अपने चिप्स और अपने MMIC को डिज़ाइन करना होगा, और जितना संभव हो उतना मूल प्रदर्शन करने के लिए उनका प्रदर्शन करना होगा।"

इसे ध्यान में रखते हुए, RF के आस-पास एक chiplets मॉडल विकसित करना आसान काम की तुलना में कहा जाता है।“(SHIP) GaN, GaAs और सिलिकॉन का उपयोग करने के लिए लक्षित है।इन सभी को इन विषम पैकेजों के अंदर भी एकीकृत किया जाएगा, ”व्हाइट ने कहा।“जितनी अधिक आवृत्ति आप जाते हैं, उतनी ही अधिक चुनौतीपूर्ण यह चिपलेट-प्रकार की डिज़ाइन करना है।यह उन क्षेत्रों में से एक है जिसे हम SHIP के भाग के रूप में खोज रहे हैं।यह वह कर रही है, जिसे सरकार चिपलेट-प्रकार की डिजाइन कहेगी।और यह पूरी तरह से अभी तक परिभाषित नहीं किया गया है। ”

निष्कर्ष
कई अन्य बाजार हैं जो अधिक विषम एकीकरण की ओर धकेलने की उम्मीद कर रहे हैं।Apple के कम-अंत मैक कंप्यूटर एक आंतरिक रूप से विकसित M1 प्रोसेसर के लिए आगे बढ़ रहे हैं जो कंपनी के अनुसार सीपीयू कोर, ग्राफिक्स, मशीन लर्निंग इंजन को "अनुकूलित पैकेज" में एकीकृत करता है।

वह भी सिर्फ शुरुआत है।अन्य बाजारों में पैकेजिंग के नए अवसर हैं, जैसे 5G, AI, मोबाइल, और उनके साथ जाने के लिए बहुत सारी चुनौतियाँ हैं।लेकिन उद्योग को व्यस्त रखने के अवसर में कोई कमी नहीं दिखाई देती है, बाजार में हो रहे नए और स्मारकीय परिवर्तनों के बीच। (मार्क लैपेडस से)